Numem, un leader dans les c\u0153urs de m\u00e9moire IP haute performance et les puces\/chiplets de m\u00e9moire bas\u00e9s sur ses technologies brevet\u00e9es NuRAM (MRAM) et SmartMem, implant\u00e9 en Calfornie, et IC\u2019ALPS, un leader dans la conception ASIC\/SoC et la gestion de la cha\u00eene d’approvisionnement, implant\u00e9 sur inovall\u00e9e, ont uni leurs expertises pour relever le d\u00e9fi de d\u00e9velopper un circuit int\u00e9gr\u00e9 ambitieux avec des processeurs RISC-V, 2 Mo de NuRAM et un acc\u00e9l\u00e9rateur de chemin de donn\u00e9es personnalis\u00e9 DSP\/IA.<\/p>\n\n\n\n
Le SoC personnalis\u00e9 a \u00e9t\u00e9 d\u00e9velopp\u00e9 dans un n\u0153ud technologique avanc\u00e9, con\u00e7u et mis en \u0153uvre pour mettre en avant le sous-syst\u00e8me de m\u00e9moire haute performance et basse consommation de Numem avec un processeur RISC V et un acc\u00e9l\u00e9rateur IA pour des applications ultra-basse consommation.<\/p>\n\n\n\n
Il a \u00e9t\u00e9 d\u00e9velopp\u00e9 gr\u00e2ce \u00e0 une collaboration \u00e9troite entre Numem et IC\u2019ALPS. La mise en \u0153uvre physique de ce circuit int\u00e9gr\u00e9 a \u00e9t\u00e9 r\u00e9alis\u00e9e dans un espace s\u00e9curis\u00e9 (emplacement isol\u00e9, r\u00e9seau et serveurs, \u00e9changes crypt\u00e9s, etc.) pour r\u00e9pondre aux exigences strictes de protection des donn\u00e9es sensibles requises par ce programme.<\/p>\n\n\n\n
\u00ab Nous avons \u00e9t\u00e9 tr\u00e8s satisfaits de la collaboration et de la qualit\u00e9 de service fournie par IC\u2019ALPS, ce qui a rendu possible cette sortie de bande \u00e0 temps et le premier silicium fonctionnel\u00bb, a d\u00e9clar\u00e9 Jack Guedj, PDG de Numem. \u00ab NuRAM avec SmartMem est un sous-syst\u00e8me de m\u00e9moire haute performance qui est 2 \u00e0 3 fois plus petit et offre une r\u00e9duction significative de la consommation par rapport \u00e0 la SRAM \u00bb, a-t-il ajout\u00e9.<\/p>\n\n\n\n
Lucille Engels, COO de IC\u2019ALPS, pr\u00e9cisait quant \u00e0 elle : \u00ab Les d\u00e9fis \u00e9taient nombreux, notamment : l’architecture, les domaines de puissance, la protection des donn\u00e9es sensibles, les temps d’ex\u00e9cution poussant \u00e0 l’am\u00e9lioration du flux EDA et la pression de la date limite de la tape out \u00bb.<\/p>\n\n\n\n